半導體碳納米管是具有納米級直徑的穩健分子，可用于場效應晶體管，從更大的薄膜實現到與硅電子設備協同工作的設備，并可能被用作高性能數字電子設備以及射頻和傳感應用的平臺。簡要綜述了碳納米管晶體管的材料、器件和技術的最新進展。重點介紹了從單納米管器件發展到排列納米管甚至納米管薄膜的最廣泛的影響進展。還有一些障礙需要解決，包括材料合成和加工控制、器件結構設計和傳輸考慮，以及進一步的集成演示，提高了再現性和可靠性；然而目前已經實現了10000多個器件在單個功能芯片上的集成。

晶體管是一種電子開關器件，它能夠基于其開(二進制1)和關(二進制0)操作進行數字計算。在集成電路的早期，人們很清楚，減小晶體管的尺寸將推動更好的芯片級性能，這就是現在所知的摩爾定律。半導體溝道長度是這種縮放的一個最重要的維度，它是電流流動的距離，或由柵極電場控制的接通和關斷設備的距離。盡管最初的溝道長度是許多微米大小，但將半導體通道擴展到分子尺寸的極限(納米的幾分之一)的建議可以追溯到20世紀70年代中期。數十年來對通過共軛有機分子（被認為是取代硅溝道）的電子轉移的研究突出了這種分子晶體管的幾個重要挑戰。最重要的問題包括低穩定性和有效門控的困難，以及與分子形成可靠的電接觸。

要達到或超過硅電子的性能，很明顯，新的通道材料必須具有類似的穩定性。在分子選擇中，半導體單壁碳納米管(CNT)有幾個優點。嵌套的多壁碳納米管在室溫下是有效的金屬，因此作為晶體管通道的用途有限。在本綜述中，CNT將意味著單壁碳納米管。半導體碳納米管由直徑約1納米的六角形排列碳的圓柱殼組成。電子只向前或向后移動，波函數纏繞在納米管周圍，形成具有幾百毫電子伏能帶的一維(1D)半導體。這些材料在空氣中是穩定的，可以通過半導體工業中常用的各種加工方法來操縱。通過在金屬電極上覆蓋半導體碳納米管的場效應晶體管(FET)的早期演示導致了持續的研究活動，其目標是通過類似于制造硅電子產品的處理步驟，制造可再現的、可擴展的和集成到密集電路中的高性能器件。

對碳納米管半導體的廣泛興趣也激發了對其他納米材料的強烈和持續的探索，包括半導體納米線、2D石墨烯、過渡金屬二鹵代化合物和氙。盡管納米材料的選擇越來越多，但碳納米管在穩定性、帶隙以及其他候選材料無法媲美的優異電和熱性能方面脫穎而出。在這里，我們回顧了碳納米管晶體管的最新材料、器件和技術進展，確立了這一分子晶體管的實質性前景和剩余的挑戰。該領域的進展將與碳納米管晶體管最重要的潛在應用有關，如圖1所示。兩個最突出的潛在應用是高性能(HP)計算芯片和用于顯示背板和物聯網(IoT)的薄膜晶體管(TFTs);表1總結了這些應用程序的一些目標性能指標。

成本和復雜性

圖1所示：碳納米管晶體管的廣泛潛在應用。說明了碳納米管晶體管的一些最重要的潛在應用的設備性能與成本和復雜性。應用范圍從微型薄膜器件(如印刷電子、生物傳感器)到三維集成BEOL器件(如集成到硅CMOS上的異質3D層)和規模高性能(HP) FET[如低壓超大規模集成(VLSI)]，其性能的提高與集成成本和復雜性的增加相對應。Lch，通道長度。

表1：兩個突出的碳納米管晶體管應用的幾個目標指標。值是基于實現最佳性能的近似值。值得注意的是，盡管其中一些目標已經實現，但最重要的挑戰之一是同時實現它們(例如，高通電電流與低閾值下擺動，這是一個衡量調制電流需要多少柵電壓的指標)。高性能FET用于服務器的中央處理單元(CPU)等應用，TFTs是用于顯示器背板電子器件的薄膜晶體管。

利用碳納米管半導體的優勢需要克服若干材料科學障礙。正如硅必須經過純化和摻雜才能成為有用的通道材料一樣，合成的碳納米管既可以是金屬性的，也可以是半導體的，而且必須提純為半導體，僅用于晶體管中。碳納米管是金屬的還是半導體的取決于六邊形晶格如何包裹成管。這種結構最容易觀察到的方法是將原子薄石墨烯的sp²鍵合六方碳晶格的矩形部分軋制成一維圓柱體，其直徑約為1納米，長度為10²至10⁸納米。定義矩形截面相對于石墨烯晶格寬度的向量通常被稱為手性矢量，最終決定了碳納米管的直徑、螺旋度和導電性。

除了規定碳納米管的物理結構外，手性矢量還對電子帶結構施加了明確的量子力學邊界條件，這意味著對于隨機管閉合，約33%的碳納米管手性是金屬性的，約67%是半導體的。此外，在半導體手性中，帶隙與碳納米管直徑近似成反比。由于碳納米管晶體管需要半導體溝道，最好具有定義良好且一致的帶隙，因此能夠通過原子精確的手性矢量控制可伸縮地合成和分離碳納米管是高性能碳納米管集成電路的最終目標。

碳納米管的合成方法是將含碳的原料與金屬催化劑(通常是鐵或鎳)引入生長室，在生長室中通過熱、光或等離子體激發添加能量。由于碳納米管生長通常發生在這些催化劑經歷大量重組的溫度下，因此很難控制手性矢量，并且產生了一系列碳納米管直徑和兩種電子類型;為了控制碳納米管的手性，已經花費了大量的努力。這些方法包括使用尺寸和形狀明確的W-Co合金等難熔催化劑顆粒，這些顆粒在生長溫度下保持結構不變，因此可以驅動靶向碳納米管手性的可預測成核(圖2A)，添加結構與靶向碳納米管手性密切匹配的分子晶種，或在“碳納米管克隆”中將碳納米管本身作為晶種展開。雖然定制的催化劑或晶種有助于控制合成結果，但許多其他生長參數也起著作用，包括溫度、壓力、流速和應用電場——因此生長優化需要搜索廣泛的參數空間。為了加速這一探索，使用閉環迭代實驗的自主生長有望快速確定合成條件，使碳納米管結構多分散性最小。

由于最優化的碳納米管生長程序對于晶圓級晶體管應用仍然缺乏足夠的單分散性，因此需要采用合成后分離方法按直徑、手性和電子類型對生長的碳納米管進行分類。幸運的是，碳納米管的大小和形狀可與生物大分子相媲美，這使得許多碳納米管分離方法可以從已經開發的生物化學分離方法中加以改進。在密度梯度超離心(DGU)中，碳納米管首先被分散并被表面活性劑的混合物包裹，這些表面活性劑對不同碳納米管分離目標(包括手性矢量、手性手性、電子類型和直徑)具有選擇性，然后在水密度梯度中被浮力密度分離。盡管DGU具有足夠的可擴展性，在商業上是可行的，但生物化學的其他策略也得到了大力發展，包括凝膠色譜和介電電泳。后一種方法還有額外的好處，即可以在預繪圖案的電極之間對齊組裝CNTs。

來自聚合物化學的方法也被用于分離碳納米管，包括雙水相萃取和用包裹納米管的結構鑒別聚合物選擇性分散靶向碳納米管手性(圖2B)。在所有情況下，半導體碳納米管的純度已達到光學光譜表征的可檢測極限(~99.9%)，并開始為許多碳納米管晶體管應用提供足夠的單分散性。高性能數字晶體管的最終目標是達到99.9999%純半導體碳納米管(見表1)——純度越高，相應的性能越好。此外，在碳納米管沉積后，理想情況下應該完全去除任何分子包裝物(如表面活性劑或聚合物)，因為這將產生有害的殘留物，會妨礙碳納米管晶體管中的電接觸、門控效率和傳輸。

晶體管還需要電觸點、摻雜和電介質。由于來自常用金屬(如Au、Pd)的接觸往往在碳納米管價帶附近產生費米能級排列，因此從孔注入產生的p型行為很容易在碳納米管晶體管中實現。然而，數字電路中p型和n型晶體管的互補要求意味著需要受控的n型注入和/或摻雜。

提供電子的吸附劑，如有機銠化合物，與原子層沉積的封裝層相結合，可以制備高度穩定的n型碳納米管晶體管(圖2C)。基于金屬功函數的電荷選擇觸點，如p型注入的Pd和n型注入的Sc，也使互補的CNT晶體管成為可能。除了金屬選擇之外，界面材料的考慮和整體接觸結構也發揮了作用(參見圖2D使用Mo的端結合接觸結構示例)。金屬氧化物半導體場效應管(MOSFET)的擴展區，在源或漏極和柵控半導體溝道之間，需要穩定的摻雜，并有良好控制的摻雜水平，為串聯電阻和寄生電容之間的折衷進行優化——這一壯舉尚未在碳納米管晶體管中可靠地完成。對于柵極介質層，Y2O3等特定材料在氧化沉積的釔后，在CNTs上具有高介電常數κ和保形介質涂層，表現出近乎理想的性能。更傳統的方法是使用Al3O3和HfO2雙層介質的原子層沉積，使晶體管具有10納米的柵極長度，柵極泄漏電流與最先進的Si晶體管相當。在集成所有這些優化的材料后，碳納米管晶體管已被證明超過現有的硅集成電路技術的性能，這將在后續章節中討論。

圖2.：用于高性能CNT晶體管的材料的實例包括合成的CNT、純化的CNT混合物、摻雜策略和接觸金屬。

(A)使用難熔W-Co納米晶催化劑的目標手性的模板化碳納米管生長。CVD，化學氣相沉積;SWNT，單壁納米管。

(B)通過吸收光譜驗證，選擇性聚合物分散能夠從生長的多分散混合物中可伸縮分離出目標碳納米管手性，如圖左所示;右邊顯示的是經過分類的碳納米管的合成瓶的照片。E11和E22為吸收峰;SFM，剪切力混合。

(C) 用原子層沉積氧化鋁封裝的給電子有機銠化合物，可實現穩定的n型CNT晶體管。黑色是CNT層，橙色是摻雜劑層，紅色是用于電介質生長的籽晶層。

(D)當反應形成端結碳化物時，鉬與碳納米管晶體管的接觸長度(Lc)可縮小到10納米以下尺寸，同時保持有效的電荷注入。

碳納米管晶體管研究的最初重點是使用單個碳納米管作為通道(見圖3、a和B)和演示彈道傳輸和數字電路的可操作性。雖然具有單個納米管通道的器件仍然是傳感應用的興趣所在，但基于對比單個納米管提供的更高電流流量的需求，它們不再被認為適合數字或射頻(RF)電子設備。盡管碳納米管的載流能力是驚人的[~10⁹ A cm⁻²]，但它們的直徑只有約1納米，每碳納米管僅產生約10毫安電流。因此，最近的工作主要集中在通道中有多個CNTs。

理想情況下，晶體管通道中的碳納米管將完美地排列在一個平行陣列中，其間距控制在2-5nm，類似于現代晶體管技術(finfet)中硅鰭的排列方式。實現這樣的陣列仍然是一個挑戰。如果碳納米管過于緊密(或捆綁)，就會產生串擾(電場屏蔽)和有效的門控問題。如果碳納米管相距太遠，則電流密度(每晶體管寬度的電流)將不足。對于具有高密度碳納米管晶體管的數字系統，碳納米管之間間距的變化也會有害地影響總體能量、延遲和噪聲容限。

最近的進展令人鼓舞，包括使用DNA定向組裝控制碳納米管間距為10納米的小規模演示。也有晶圓規模的高吞吐量策略，使用各種形式的溶液相組裝(也稱為尺寸有限的自對齊或液晶界面組裝)，在一份報告中實現了20納米的間距(圖3，C和D)，在另一份報告中實現了5到10納米的間距。這兩項研究的主要區別在于用于包裹CNTs的聚合物和將CNTs沉積到基板陣列的固相技術。盡管如此，這些方法仍然需要進一步的工作，以消除解決階段加工過程中不必要的殘留物，并在均勻間距的所有方向上更一致、更有控制的對齊(不捆綁)。

由于難以實現具有可控間距的對齊陣列，一些研究人員使用了未對齊的碳納米管網絡或薄膜(圖3，E到H)。盡管這些未對齊的薄膜不利于載流子傳輸，也不利于接觸和門控納米管，但未對齊的碳納米管網絡在納米級晶體管中實現了高性能。

此外，碳納米管薄膜可以通過使用印刷技術沉積，包括滾輪和直寫方法(圖3H)，這使得它們對TFT具有吸引力。這些較大的TFT(約幾十微米)的應用空間與高性能納米FET不同，包括傳感器、柔性電子、物聯網和顯示背板。對于TFT的應用，CNT薄膜與現有的半導體選擇，如有機物和聚合物、金屬氧化物和低溫多晶硅(LTPS)，競爭很好。

當碳納米管薄膜用于具有納米級通道長度(<100 nm)的FET時，大多數納米管橋接整個通道，即使它們沒有完全對齊(圖3F)。在TFTs的微尺度長度中，薄膜溝道中的納米管不足以橫穿溝道，而是作為滲透網絡運行，其中電子在從源到漏的運輸過程中從碳納米管到碳納米管(圖3G)。與長期研究的有機半導體TFTs相比，CNT-TFTs具有更高的遷移率(10-100cm²V⁻¹s⁻¹)和在偏壓下、空氣中或兩者中的穩定性。

除了納米管在通道中的密度和排列，碳納米管晶體管的柵極結構在許多方面都有進步。對于納米級FET，主要目標是最大化溝道中碳納米管能量帶的柵極控制，這是通過強門耦合實現的，通常表示為小尺度長度λ。尺度長度取決于柵極幾何形狀以及柵極介電介質和半導體通道的厚度和介電常數。一個普遍接受的近似是，通道長度大于3λ將確保有害的短通道效應被避免。

由于其固有的小尺寸，CNTs為大規模擴展的設備提供了優勢。盡管對于場效應管來說，擁有一個柵極-全幾何形狀來最小化λ是理想的，并且已經報道了碳納米管柵極結構的演示，但研究表明，無論是底部柵極還是頂部柵極幾何形狀，都可以獲得遠小于10 nm(短至5 nm)的溝道長度。雖然柵極的幾何形狀對于TFTs是不同的，但它不是很關鍵，主要受柵極介質材料和應用需求的限制。

對于覆蓋面積小的高比例碳納米管晶體管，不僅溝道長度需要在納米級，而且源極和漏極觸點也需要具有最小尺寸，同時仍然需要提供有效的歐姆電荷注入。鈀觸點在10nm接觸長度下達到了每碳納米管6.5 khm的量子極限，在p型側觸點中，金屬位于碳納米管頂部，沒有任何化學鍵合，盡管這需要以更高的產量和再現性來實現。另外，邊緣接觸結構將提供理想的可擴展性，并已通過與碳納米管反應生成接觸長度低于10納米的碳化物端鍵接觸進行了驗證(圖2D)。無論其幾何形狀如何，與碳納米管的接觸是決定整體性能的主要因素，必須進一步改進材料、結構和加工的組合，以產生高一致性和低電阻的p型和n型載流子注入的接觸。

盡管許多應用可以從碳納米管的特性中受益，但數字邏輯應用受到了最大的關注(圖4)，因為它們有潛力在性能和能源效率上超越現有的Si技術。這種典型的高性能器件來自碳納米管的對齊陣列，可以在相對較低的電壓下實現高的通態電流(圖4，A到C)。如圖4D所示，在2納米技術節點(EDP，或開關能量)，與Si納米片相比，摻雜擴展和多層高密度碳納米管的門全能碳納米管晶體管預計將顯示多達7倍的能量延遲積(EDP)效益，是一個開-關循環的時間和功耗的乘積，也是能源效率的衡量標準)。正如前面所提到的，由于其超薄的結構(約1nm)，碳納米管晶體管即使在柵極長度上也能提供出色的靜電控制，僅受直接源-漏隧道的限制。寄生電容是影響速度和能量效率的關鍵因素，占現代硅晶體管總電容的70%。由于其超薄的結構，碳納米管晶體管具有非常低的寄生門源或門漏電容。CNTs的這兩個關鍵屬性，以及高傳輸和注入速度，是高性能、節能數字邏輯的物理基礎。

圖4：數字邏輯應用的高性能碳納米管晶體管

(A和B)每微米約150 CNTs對齊陣列制備的CNT晶體管的亞閾值(A)和輸出特性(B)，可實現>1 mA μm⁻¹的通態電流。Ids，漏電流；Vds，漏源電壓；Vgs，柵源電壓。

(C)具有兩個堆疊通道的硅納米片晶體管和碳納米管對齊陣列晶體管的器件原理圖。

(D)逆變環振蕩器的2納米技術節點上Si納米片和CNT晶體管的投影能量與頻率帕累托曲線。

如前所述，碳納米管晶體管技術的許多基本構建模塊已經被展示過。在電路或系統級別，一個全功能靜態隨機存取存儲器(SRAM)陣列，一個單片3D成像儀，和一個16位RISC-V(其中RISC被簡化為指令集計算機)處理器> 14000個晶體管(圖5B)完全由CNT晶體管制造。此外，利用200毫米晶圓加工技術(圖5A)已在代工廠中演示了碳納米管晶體管的晶圓規模制造。使用與商業半導體技術相同的工具和基礎設施制造和設計碳納米管晶體管有助于降低碳納米管器件大規模生產的門檻。

圖5：碳納米管晶體管的晶圓規模和三維集成。

(A)在商業硅代工廠加工的帶有碳納米管晶體管的200毫米硅晶圓。左下角顯示了晶圓中單個模具或芯片的圖像，右下角顯示了碳納米管晶體管結構的示意圖。D,漏極;G,柵極;K，相對介電常數;S,來源。

(B)用CMOS碳納米管晶體管(RV16X-NANO)實現的RISC-V處理器的光學圖像，包括顯示碳納米管電路(假顏色表示不同的金屬層)和單個碳納米管器件(碳納米管以黃色突出顯示)細節的高放大率圖像。

(從C到E)在硅邏輯之上集成CNT晶體管和RRAM存儲器層的3D N3XT芯片的圖像和示意圖(C);截面TEM圖像顯示底部Si邏輯層、RRAM存儲層和兩個CNT晶體管層[碳納米管場效應晶體管(CNFET)、邏輯和傳感器](D);以及三維N3XT芯片(E)頂層CNT電路和器件的掃描電子顯微鏡圖像(比例尺，500納米)。

在單個器件水平上，最近的研究表明顯示了短柵極長度（10nm）、對于單CNT晶體管具有接近理想亞閾值擺幅的互補p溝道和n溝道器件，以及對于具有每微米50個CNT的密度的對準CNT具有每寬度的高導通狀態電流。在不久的將來，它將有可能在單個設備演示中集成以下元素（已單獨顯示）：gate-all-around幾何結構，> 250納米/微米在高度一致的數組，3nm氧化物電介質(目標氧化物電容=2.94×10⁻¹⁰ F m⁻¹)，sub-10-nm p型接觸電阻為6.5每千歐姆，sub-10-nm門長度，多個堆疊問通道層，和摻雜源或排水擴展。這種類似于mosfet的碳納米管結構具有35納米接觸柵間距和20納米有源寬度，預計其性能將遠遠超過2納米節點邏輯技術的Si晶體管。

未來的半導體芯片將超越二維器件的小型化，取而代之的將是三維層的有源器件。由于三維邏輯器件層必須很薄，并且在與后端線(BEOL)布線層(通常<400°C)兼容的溫度下制造，CNT晶體管特別適合3D集成，因為器件制造溫度低，器件層薄。從大約十年前首次展示全碳納米管晶體管計算機開始，不僅在集成水平上取得了進展，而且在設備多樣性，以及從大學實驗室到工業技術的成熟上都取得了進展。

由硅晶體管層、碳納米管晶體管存儲器讀出電路層、電阻開關金屬氧化物隨機存取存儲器(RRAM)層和頂部的碳納米管晶體管傳感器層組成的四層單片集成芯片說明了單片集成的好處(圖5,C至E)。

這種3D芯片可以以每秒tb的速度并行處理從傳感器到存儲單元再到晶體管的信息。另一個例子是端到端大腦啟發的超維計算納米系統，它對語言識別等認知任務非常有效，它是通過CNT晶體管和RRAM的單片3D集成實現的，使用BEOL層間通孔實現計算層和存儲層之間的細粒度和密集的垂直連接。碳納米管晶體管制造過程不僅顯示在完整的200毫米晶圓上，而且還具有與RRAM的3D集成。

盡管數字電子器件仍然是該領域的主要焦點，CNT晶體管也為高頻射頻晶體管帶來了很大的前景。數字碳納米管晶體管的許多材料和器件需求也適用于射頻電子，對半導體純度的需求有所放寬，對高跨導和線性的需求有所增強，這在放大信號時轉化為低失真。由納米管排列陣列制成的射頻碳納米管晶體管的最新進展表明，該晶體管能夠在高達數百千兆赫的頻率下工作，具有極具吸引力的低功耗和高通用性，可集成于片上系統應用中。

半導體碳納米管溶液相分散的凈化能力也使印刷成為薄膜器件(圖2H)。許多報告表明，完全打印的CNT-TFTs可用于數字邏輯電路，以說明這些設備提供計算功能的能力。然而，考慮到傳統節點硅晶體管技術的低成本，印刷的CNT-TFT電路將被廣泛使用的可能性很低。更令人鼓舞的是將印刷的CNT-TFT用于顯示器的背板控制或用于定制的生物傳感系統。最近的研究還揭示了碳納米管薄膜的可回收性，這顯示了實現完全打印的紙質電子系統的希望，在該系統中，所有核心材料都能被回收和重用。

預計材料方面的進展將是碳納米管晶體管未來進展的核心。提高半導體碳納米管的純度對于所有設備使用情況都至關重要。在這方面，將金屬碳納米管雜質降低到百萬分之一或十億分之一濃度的最大障礙之一是缺乏用于檢測超低濃度金屬碳納米管的高通量分析方法。對于碳納米管，大多數高通量光學檢測方法(如光致發光光譜法)對金屬種類不太靈敏，如果不是完全不靈敏的話。事實上，唯一確定的量化超低濃度金屬碳納米管的方法是制造大量的單個碳納米管晶體管陣列，然后逐個電探測它們以尋找短路。這種方法非常耗時，而且隨著半導體純度的提高只會變得更糟。因此，大多數碳納米管分離方法只優化到光學光譜的檢測限(99.9%)。

半導體碳納米管的另一個尚未解決的問題是，需要一種可擴展和可持續的制造方法來生產足夠數量的超高純度半導體碳納米管，以滿足潛在的巨大市場，不僅包括高性能集成電路，還包括大容量印刷電子產品。大多數基于溶液的分離方法在可伸縮性方面沒有基本障礙，但這些過程的產量最終受到輸入原料的質量的限制。為了提高下游分離的收率，需要改進合成工藝，使雜質最小化并使納米管直徑分布狹窄的半導體純度最大化。一個誘人的選擇是將克隆技術改進到可以以類似于生物化學中的聚合酶鏈式反應(PCR)的方式實現迭代分離和擴增的程度。

最終，生長條件包含了如此巨大的參數空間，因此需要有效搜索和識別最佳生長條件的方法。新興的人工智能和機器學習優化方法與高通量實驗篩選相結合，為下一代集成工作帶來了希望。類似地，在碳納米管晶體管中發現、優化和集成許多其他材料(包括摻雜劑、觸點、柵電極和介質)也可以通過機器學習加上高通量的實驗篩選來加速。

盡管關于建立到碳納米管的接口(包括柵極結構和觸點)已經了解了很多，但挑戰仍然存在。材料的選擇和純化(前面討論過)，制造方法和摻雜控制的作用繼續在大量的報告中闡明。事實上，前進中最重要的挑戰之一是確定(在報告的數千種材料和工藝中)哪種組合最適合使用。還需要更多系統的研究來探索某些接觸和蓋層材料配置對器件性能、良率、再現性和穩定性的影響。例如，碳納米管通道在各種配置中可擴展到10納米以下的長度，但尚不清楚哪種器件結構更優越(例如，頂柵與全柵、側接觸與邊緣接觸)，以及性能最佳的選項是否也具有與互補金屬氧化物半導體(CMOS)工廠的相關制造兼容的制造工藝。大多數與金屬接觸的形成過程依賴于抬升過程，這被認為是一個不可擴展的過程，而無抬升的替代方案也往往依賴于緩慢的模式化過程。

接觸長度的可伸縮性需要進一步考慮，這是一個與晶體管整體縮放柵極長度同等重要的參數。一些研究顯示，在30納米以下接觸長度處降解嚴重，而另一些研究顯示，在相應長度處降解較輕，但尚未實現高產率。這種接觸長度縮放的挑戰對于所有晶體管都是常見的，但發現一種解決方案，允許大幅度縮放接觸而不降低設備將是一個關鍵的進步。端部粘合或邊緣接觸提供了一種這種可能性，盡管需要進一步的工作來降低加工溫度，并了解運輸和性能限制。此外，實現同樣高質量和可擴展的接觸n型碳納米管晶體管仍有待解決。

對于來自碳納米管的TFT，從納米級場效應管器件中獲得的許多知識是適用的。最重要的例外是TFT技術應該理想地與大的襯底尺寸兼容，并具有非常低的成本。由于TFTs的主要應用之一是在顯示背板上，材料和工藝應可擴展到大型面板。雖然設備級的性能和尺寸很重要，但TFTs放寬了限制，更強調制造成本，因為這些設備將用于商品應用(如背板)或一次性應用(如物聯網)。最近在紙襯底上的可回收印刷碳納米管- TFTs的演示提出了可持續的措施。提高碳納米管- TFT的產量和穩定性至關重要，特別是管-管接觸在滲透網絡中的作用。

實現滿足大批量生產需求的碳納米管晶體管技術還有許多剩余的障礙，需要學術界和工業界的一致努力來克服。關于半導體碳納米管純度，盡管最高純度仍然是EDP的理想純度，但邏輯設計技術可以用來將某些應用的要求放寬約100倍(從99.9999到99.99%)，而不增加額外的處理步驟或冗余。

對于高性能數字系統，設備的變化在決定系統的總體EDP和噪聲裕度方面起著重要作用。碳納米管特有的變異來源包括碳納米管密度和節距(多碳納米管晶體管中碳納米管之間的距離)、碳納米管帶隙(由手性和直徑決定)以及對周圍隨機固定電荷的極端敏感性(這也是碳納米管是超靈敏傳感器的原因)。

邏輯技術的晶體管寬度(垂直于電流流動方向)在20到40納米的量級上。當碳納米管密度為每微米250 CNTs時，通道中只有5-10 CNTs;因此，碳納米管密度和碳納米管間距的變化將導致電流驅動的實質性變化。

作為技術開發的共同設計過程的一部分，減少這種變化的設計解決方案是必不可少的。例如，碳納米管帶隙的變化通過閾值電壓和漏極的帶到帶隧穿直接轉化為脫態泄漏電流的變化。帶到帶隧穿泄漏隨帶隙呈指數變化，并設置了可實現的最小泄漏電流，這是通過調整閾值電壓來交換有態電流和無態泄漏電流的邊界。直接的源級到漏級隧道電流也以指數形式依賴于帶隙，并設置了柵長縮放的限制。碳納米管直徑(帶隙)的選擇與其他FET面臨著相同的權衡。小帶隙CNTs具有較低的有效質量和較高的通態電流，而大帶隙CNTs具有較低的隧穿脫態泄漏電流，并可進一步縮小柵極長度并在高速下保持較高的工作電壓。在給定目標計算工作負載的情況下，最佳選擇必須依賴于應用程序，并且必須進行共同設計。

盡管碳納米管晶體管繼承了MOSFET的所有限制(靜電和傳輸物理)，并具有低維通道材料的所有挑戰(無懸浮鍵的接觸和表面)，但它也保留了FET的所有優點，包括良好的電路或系統設計生態系統和成熟的制造技術，并具有進一步的潛力，在增加設備數量和連接的芯片在三維集成。這些好處預計最終將超過所有的限制，因為在三個維度上的在位性和可伸縮性的力量不容小覷。在高性能數字邏輯具有3D集成潛力的機會和印刷甚至可回收薄膜電子的可能性之間，碳納米管晶體管值得學術界、政府和工業貢獻者重新甚至加倍努力。這些分子晶體管技術是觸手可及的，但前提是科學和工程團體能夠克服剩下的挑戰。